詳細(xì)說(shuō)明: 
一、培訓(xùn)背景:
　　 FPGA即現(xiàn)場(chǎng)可編程門(mén)陣列。該器件集成度高、體積小，具有通過(guò)用戶編程實(shí)現(xiàn)專門(mén)應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開(kāi)發(fā)平臺(tái)，經(jīng)過(guò)設(shè)計(jì)輸入、仿真、測(cè)試和校驗(yàn)，達(dá)到預(yù)期結(jié)果。它不但可以大大縮短設(shè)計(jì)周期、降低功耗、提高可靠性，并且可以提供方便的設(shè)計(jì)在線修改。FPGA器件成為研制開(kāi)發(fā)的理想器件，特別適合于產(chǎn)品樣機(jī)開(kāi)發(fā)和小批量生產(chǎn)，因此也有人把它稱為可編程的ASIC。FPGA的市場(chǎng)發(fā)展十分迅速，如今它已廣泛用于通信、自動(dòng)控制、信息處理等諸多領(lǐng)域。越來(lái)越多電子設(shè)計(jì)人員在使用FPGA，熟練掌握FPGA設(shè)計(jì)技術(shù)已經(jīng)是對(duì)電子設(shè)計(jì)工程師的基本要求。
　　
二、培訓(xùn)內(nèi)容:
　　
1、FPGA基礎(chǔ)知識(shí)
　　電子自動(dòng)化工程（EDA）的基本特征及常用工具、可編程邏輯器件結(jié)構(gòu)及特點(diǎn)（以XILINX公司的FPGA為例）:
　　ASIC到GPGA------FPGA的過(guò)去和未來(lái) FPGA的結(jié)構(gòu)------邏輯單元之間可編程連接
　　邏輯單元的結(jié)構(gòu)----- -可配置邏輯單元 I/O單元的結(jié)構(gòu)------可配置I/O單元
　　其它可編程資源------RAM與鎖相環(huán) 常規(guī)數(shù)字邏輯的FPGA實(shí)現(xiàn)------加減乘選擇比較計(jì)數(shù)
　　Xilinx與Altera------FPGA產(chǎn)品系列 FPGA的設(shè)計(jì)開(kāi)發(fā)流程------設(shè)計(jì)輸入與綜合、仿真與編程
　　
2、 FPGA設(shè)計(jì)輸入的VERILOG描述
　　正確使用VERILOG語(yǔ)言來(lái)設(shè)計(jì)芯片模塊，并初步掌握綜合、仿真工具軟件對(duì)自己設(shè)計(jì)的模塊進(jìn)行仿真調(diào)試和邏輯驗(yàn)證。完成培訓(xùn)后，學(xué)員可以徹底消除芯片設(shè)計(jì)的神秘感，并為進(jìn)一步的學(xué)習(xí)打下基礎(chǔ)。
　　VERILOG的基本語(yǔ)法
　　RTL CODING STYLE的基本標(biāo)準(zhǔn)
　　激勵(lì)的創(chuàng)建和TESTBENCH的設(shè)計(jì)方法
　　仿真和綜合
　　
3、 XILINX的FOUNDATIONISE
　　設(shè)計(jì)輸入工具—原理圖與VERILOG編輯器
　　綜合實(shí)現(xiàn)工具—SYNTHESIS 、TRANSLATE、MAP、PAR
　　
4、FPGA設(shè)計(jì)的實(shí)踐演練
　　 設(shè)計(jì)任務(wù)的描述
　　 設(shè)計(jì)輸入的VERILOG描述
　　 仿真，綜合與實(shí)現(xiàn)
　　
三、培訓(xùn)對(duì)象:
　　想從事通信、自動(dòng)控制、信息處理等諸多領(lǐng)域的電子設(shè)計(jì)工程師工作的人士。
　　
四、就業(yè)前景:
　　從業(yè)領(lǐng)域:所有與通信、自動(dòng)控制、信息處理等相關(guān)的行業(yè)及單位，熟練掌握FPGA設(shè)計(jì)技術(shù)已經(jīng)是對(duì)電子設(shè)計(jì)工程師的基本要求。
　　可任職務(wù):可在專業(yè)集成電路設(shè)計(jì)公司擔(dān)芯片設(shè)計(jì)人員；也可在家電制造、數(shù)碼產(chǎn)品、電子產(chǎn)品及生產(chǎn)廠家擔(dān)任相關(guān)開(kāi)發(fā)人員和技術(shù)支持、專業(yè)技術(shù)銷售人員。
　　可獲薪酬:年薪一般5萬(wàn)元以上，高的可達(dá)10——30萬(wàn)元。
　　
五、收費(fèi)標(biāo)準(zhǔn):學(xué)費(fèi)2680元，報(bào)名費(fèi)20元，教材費(fèi)實(shí)收。